Лабораторна робота №4

з курсу “Архітектура обчислювальних систем та комп’ютерна схемотехніка”

Виконав:

Студент групи ПМі-12

Козій Дем’ян

Тема: Побудова і дослідження пам’яті на базі тригерних систем.

Мета: З використанням можливості пакета EWB побудувати логічні схеми елементів пам’яті (RS-тригер, D-тригер, JK-тригер, T-тригер). Перевірити роботу схем, скласти таблицю істинності та створити макроелементи кожної схеми.

Хід виконання роботи:

RS-тригер

Асинхронний RS-тригер є найпростішою коміркою пам'яті, що керується двома входами: S та R. Головним функціональним недоліком цієї схеми є наявність так званого забороненого стану, який виникає у випадку одночасної подачі активних сигналів на обидва керуючі входи. Роботу RS-тригера описує наступне характеристичне рівняння: $Q(t+1) = S(t) \vee Q(t)\overline{R(t)}$ (за умови S(t)R(t)=0).



Таблиця істинності

R	S	Q(t+1)
0	0	Без змін
0	1	1
1	0	0
1	1	Заборонений

D-тригер

D-тригер оснащений одним інформаційним входом D та керуючим входом синхронізації C (Clock). Його основне завдання полягає у фіксації та зберіганні логічного рівня, поданого на вхід D, але виключно в момент надходження активного тактового імпульсу (C=1). За відсутності синхроімпульсу (C=0) будь-які зміни на вході D ігноруються, а на виході зберігається попереднє значення. Логічний вираз для D-тригера: Q(t+1)=D(t)



Таблиця Істинності

C	D	Q(t+1)
0	0	Без змін
0	1	Без змін
1	0	0
1	1	1

JK-тригер

JK-тригер є найбільш універсальним типом пристроїв пам'яті. За принципом дії він багато в чому повторює RS-тригер, однак конструктивно позбавлений його головного недоліку. При подачі логічних одиниць на обидва входи ($J=1, K=1$) схема не переходить у заборонений стан, а інвертує своє попереднє значення (працює в рахунковому режимі). Переходи JK-тригера описуються рівнянням:

$$Q(t+1) = J(t)\overline{Q(t)} \vee \overline{K(t)}Q(t)$$



Таблиця істинності

J	K	Q(t+1)
0	0	Без змін
0	1	0
1	0	1
1	1	Перемикання

Т-тригер

Т-тригер (від англ. Toggle — перемикач) — це рахунковий тригер, який змінює свій вихідний стан на протилежний із кожним активним перепадом вхідного сигналу. На практиці його найзручніше синтезувати з JK-тригера, об'єднавши входи J та K в один спільний вхід T (або подавши на них постійну логічну 1, керуючи тактовим входом). Такі тригери є базою для проектування двійкових лічильників та подільників частоти. Характеристичне рівняння Т-тригера:

$$Q(t+1) = T(t)\overline{Q(t)} \vee \overline{T(t)}Q(t)$$







Таблиця істинності

T	Q(t+1)
0	Без змін
1	Перемикання

Висновок

У процесі виконання лабораторної роботи за допомогою програмного комплексу Electronics Workbench було успішно спроектовано, змодельовано та досліджено чотири базові типи елементів пам'яті: RS, D, JK та T-тригери.

Використання вбудованих інструментів, таких як генератор слів (Word Generator) та логічний аналізатор (Logic Analyzer), дозволило зняти часові діаграми для кожної схеми та підтвердити їхню відповідність теоретичним принципам роботи.

За результатами моделювання було практично доведено:

1. **RS-тригер** надійно виконує функції встановлення та скидання стану, проте підтверджено наявність критичного недоліку — забороненої комбінації керуючих сигналів.
2. **D-тригер** коректно працює як елемент затримки, пропускаючи інформаційний сигнал на вихід виключно під час дії синхронізуючого імпульсу.
3. Побудована структура **JK-тригера** довела свою універсальність: схема успішно усуває заборонений стан, властивий RS-тригерам, та дозволяє працювати в режимі перемикання (інверсії).
4. **T-тригер**, реалізований на базі JK-структури, успішно виконує рахункову функцію. Аналіз його часових діаграм наочно демонструє ефект ділення вхідної частоти сигналу навпіл, що є ключовим для побудови лічильників.